Σύστημα εξομοίωσης μόνιμων σφαλμάτων σε FPGAs
Φόρτωση...
Ημερομηνία
Συγγραφείς
Μπέτσης, Γεώργιος
Τίτλος Εφημερίδας
Περιοδικό ISSN
Τίτλος τόμου
Εκδότης
Πανεπιστήμιο Ιωαννίνων. Πολυτεχνική Σχολή. Τμήμα Μηχανικών Ηλεκτρονικών Υπολογιστών και Πληροφορικής
Περίληψη
Τύπος
Είδος δημοσίευσης σε συνέδριο
Είδος περιοδικού
Είδος εκπαιδευτικού υλικού
Όνομα συνεδρίου
Όνομα περιοδικού
Όνομα βιβλίου
Σειρά βιβλίου
Έκδοση βιβλίου
Συμπληρωματικός/δευτερεύων τίτλος
Περιγραφή
Η διάθεση αξιόπιστων ψηφιακών συστημάτων υλικού στην αγορά από την βιομηχανία αυτοματοποίησης του σχεδιασμού (ElectronicDesignAutomation -EDA) και της κατασκευής ολοκληρωμένων συστημάτων υλικού απαιτεί 1) διαδικασίες ελέγχου της κατασκευαστικής τους ποιότητας και 2) διαδικασίες αξιολόγησης της αξιοπιστίας τους στο πεδίο της εφαρμογής τους. Μία από τις βασικές τεχνικές που εκτελείται τόσο κατά την σχεδίαση των διαδικασιών ελέγχου ολοκληρωμένων συστημάτων όσο και κατά την ανάλυση της αξιοπιστίας τους είναι η προσομοίωση σχεδιασμών υλικού παρουσίας σφαλμάτων (Faultssimulation). Ωστόσο, οι παραδοσιακές τεχνικές προσομοίωσης σφαλμάτων είναι υπολογιστικά απαιτητικές διεργασίες αφού η πολυπλοκότητά τους επηρεάζεται από το μέγεθος του σχεδιασμού. Για την επιτάχυνση της σχεδίασης ολοκληρωμένων συστημάτων υλικού, η βιομηχανία του EDA αντικαθιστά διαδικασίες που απαιτούσαν χρονοβόρες προσομοιώσεις από συστήματα εξομοίωσης. Στην εργασία αυτή έχουν μελετηθεί τεχνικές εξομοίωσης τη διαδικασίας έγχυσης σφαλμάτων σε ψηφιακά συστήματα υλικού, μιας νέας κατηγορίας τεχνικών που στοχεύει στην επιτάχυνση των διεργασιών προσομοίωσης σφαλμάτων στα συστήματα υλικού, η οποία έχει υπολογιστική πολυπλοκότητα ανεξάρτητη του μεγέθους του σχεδιασμού. Έχει αναπτυχθεί ένα σύστημα αυτοματοποιημένης έγχυσης σφαλμάτων μόνιμης τιμής σε RTL σχεδιασμούς και η διαδικασία της εξομοίωσης σφαλμάτων υλοποιήθηκε σε Xilinx FPGA. Το σύστημα που αναπτύχθηκε αξιολογήθηκε με πειραματισμούς πάνω σε συνθετικούς σχεδιασμούς πολλαπλών σειρών λογικών αντιστροφέων και επιτυγχάνει ρυθμό εξομοίωσης σφαλμάτων, ο οποίος είναι ανεξάρτητος από το πλήθος των λογικών πυλών του σχεδιασμού. Ο ρυθμός εξομοίωσης σφαλμάτων έχει συγκριθεί με αυτόν που επιτυγχάνεται από τις κλασικές μεθόδους προσομοίωσης σφαλμάτων που βασίζονται στο λογισμικό. Επιπρόσθετα, εξετάζοντας την δυνατότητα εφαρμογής του συστήματος στο πεδίο της εφαρμογής, το κόστος του συστήματος αξιολογήθηκε τόσο ως προς το επιπλέον υλικό, όσο και ως προς τον επιπλέον χρόνο απόκρισης με τα οποία επιβαρύνει έναν σχεδιασμό.
In order to design and manufacture reliable digital hardware systems, the electronic design automation (EDA) and manufacturing of integrated systems industries require 1) manufacturing testing procedures for quality control; and 2) to be able to evaluate the reliability of devices in-the-field. A technique that is required for designing testing procedures and performing reliability assessment of electronic devices is the simulation of designs in the presence of faults (Faults simulation). However, traditional fault simulation techniques are computationally demanding processes since the design size impacts the complexity of simulations. Forspeedingupsuchcomputationallydemandingprocesses, theEDA replaces simulation-based procedures with system emulation, whenever possible. In this Thesis, a system for fault emulation of digital circuits is developed which consists of an automated stuck-at fault injection process in RTL designs and a fault emulation process, which is implemented on a Xilinx FPGA platform. The developed system is evaluated through experiments on synthetic designs of cascaded inverters and performs with error simulation rate that is independent of the number of logic gates in the design. The error simulation rate is compared to that achieved by a classical software-based fault simulation technique. In addition, in order to evaluate the applicability of the developed system in-the-field, the cost of the injection mechanism on the design is evaluated in terms of additional logic and response time.
In order to design and manufacture reliable digital hardware systems, the electronic design automation (EDA) and manufacturing of integrated systems industries require 1) manufacturing testing procedures for quality control; and 2) to be able to evaluate the reliability of devices in-the-field. A technique that is required for designing testing procedures and performing reliability assessment of electronic devices is the simulation of designs in the presence of faults (Faults simulation). However, traditional fault simulation techniques are computationally demanding processes since the design size impacts the complexity of simulations. Forspeedingupsuchcomputationallydemandingprocesses, theEDA replaces simulation-based procedures with system emulation, whenever possible. In this Thesis, a system for fault emulation of digital circuits is developed which consists of an automated stuck-at fault injection process in RTL designs and a fault emulation process, which is implemented on a Xilinx FPGA platform. The developed system is evaluated through experiments on synthetic designs of cascaded inverters and performs with error simulation rate that is independent of the number of logic gates in the design. The error simulation rate is compared to that achieved by a classical software-based fault simulation technique. In addition, in order to evaluate the applicability of the developed system in-the-field, the cost of the injection mechanism on the design is evaluated in terms of additional logic and response time.
Περιγραφή
Λέξεις-κλειδιά
Έγχυση σφαλμάτων, Ανάλυση απειλών, Fault injection, Threat analysis, FPGA
Θεματική κατηγορία
Σφάλματα
Παραπομπή
Σύνδεσμος
Γλώσσα
el
Εκδίδον τμήμα/τομέας
Πανεπιστήμιο Ιωαννίνων. Πολυτεχνική Σχολή. Τμήμα Μηχανικών Ηλεκτρονικών Υπολογιστών και Πληροφορικής
Όνομα επιβλέποντος
Τενέντες, Βασίλειος
Εξεταστική επιτροπή
Τενέντες, Βασίλειος
Τσιατούχας, Γεώργιος
Ευθυμίου, Αριστείδης
Τσιατούχας, Γεώργιος
Ευθυμίου, Αριστείδης
Γενική Περιγραφή / Σχόλια
Ίδρυμα και Σχολή/Τμήμα του υποβάλλοντος
Πανεπιστήμιο Ιωαννίνων. Πολυτεχνική Σχολή. Τμήμα Μηχανικών Ηλεκτρονικών Υπολογιστών και Πληροφορικής
Πίνακας περιεχομένων
Χορηγός
Βιβλιογραφική αναφορά
Βιβλιογραφία: σ. 42-44
Ονόματα συντελεστών
Αριθμός σελίδων
60 σ.
Λεπτομέρειες μαθήματος
item.page.endorsement
item.page.review
item.page.supplemented
item.page.referenced
Άδεια Creative Commons
Άδεια χρήσης της εγγραφής: Attribution-NonCommercial-NoDerivs 3.0 United States