Σχεδίαση αλυσίδων σάρωσης για υψηλή ταχύτητα και χαμηλή κατανάλωση
| dc.contributor.author | Χαλκιά, Μαρία | el |
| dc.date.accessioned | 2015-11-24T07:52:15Z | |
| dc.date.available | 2015-11-24T07:52:15Z | |
| dc.identifier.uri | https://olympias.lib.uoi.gr/jspui/handle/123456789/7343 | |
| dc.identifier.uri | http://dx.doi.org/10.26268/heal.uoi.1051 | |
| dc.rights | Default License | |
| dc.subject | - | |
| dc.title | Σχεδίαση αλυσίδων σάρωσης για υψηλή ταχύτητα και χαμηλή κατανάλωση | el |
| heal.abstract | Καθώς αυξάνονται το μέγεθος και η πολυπλοκότητα των ψηφιακών συστημάτων, οι δομημένοι σχεδιασμοί για ικανότητα ελέγχου ορθής λειτουργίας (design for testability-DFT) αποκτούν όλο και περισσότερη αποδοχή. Σύμφωνα με τον πρόσφατο ITRS οδηγό (International Technology Roadmap for Semiconductors) του 2009, η μείωση του χρόνου που απαιτείται για την εφαρμογή του ελέγχου της ορθής λειτουργίας στα ολοκληρωμένα κυκλώματα αποτελεί καθοριστικό παράγοντα για τη μείωση του σχετικού κόστους, ενώ η μείωση της κατανάλωσης ενέργειας κατά τον έλεγχο αποτελεί επίσης καθοριστικό παράγοντα για την αύξηση της αξιοπιστίας του. Η τεχνική που παρουσιάζεται σε αυτή την εργασία είναι μια αρχιτεκτονική αλυσίδων σάρωσης για υψηλή ταχύτητα και χαμηλή κατανάλωση κατά τον έλεγχο ορθής λειτουργίας. Χαρακτηριστικό της γνώρισμα είναι ότι πετυχαίνει πολύ σημαντική μείωση του χρόνου εφαρμογής του ελέγχου, γεγονός που οφείλεται στη μείωση του αριθμού των αναγκαίων κύκλων ολίσθησης των δεδομένων ελέγχου, καθώς εκμεταλλεύεται τις απροσδιόριστες τιμές (X bits) στα διανύσματα ελέγχου. Παράλληλα μειώνεται η μέση καταναλισκόμενη ενέργεια κατά τη φάση της ολίσθησης των διανυσμάτων ελέγχου καθώς μειώνονται οι μεταβάσεις σήματος στις εισόδους της υπό έλεγχο συνδυαστικής λογικής. Επιπρόσθετα, παρουσιάζεται κατάλληλη τροποποίηση της προτεινόμενης τοπολογίας ώστε να επιτευχθεί ακόμη και η ελαχιστοποίηση της καταναλισκόμενης ενέργειας στη συνδυαστική λογική κατά τη φάση της ολίσθησης των δεδομένων ελέγχου. Η δυνατότητα αυτή αυξάνει καθοριστικά την αξιοπιστία του ελέγχου ορθής λειτουργίας. Επιπλέον, η νέα αρχιτεκτονική μειώνει δραστικά και την απαιτούμενη μνήμη για την αποθήκευση των δεδομένων ελέγχου και των αποκρίσεων του κυκλώματος σε αυτά, καθώς γίνεται χρήση ενός πολύ περιορισμένου ποσοστού από τα bit των αρχικών διανυσμάτων. Ο παράγοντας αυτός είναι κρίσιμος στα σημερινά ολοκληρωμένα κυκλώματα με τον πολύ υψηλό όγκο δεδομένων ελέγχου καθώς μειώνει το κόστος της διαδικασίας ελέγχου ορθής λειτουργίας. Το κόστος που εισάγει η προτεινόμενη τεχνική σχετίζεται με την πρόσθετη κυκλωμάτωση (επιφάνεια πυριτίου) που απαιτείται για την υλοποίησή της. Το κόστος αυτό μπορεί να είναι αποδεκτό ανάλογα με τους στόχους που τίθενται σε ταχύτητα του ελέγχου και κατανάλωση ενέργειας. | el |
| heal.academicPublisher | Πανεπιστήμιο Ιωαννίνων. Σχολή Θετικών Επιστημών. Τμήμα Μηχανικών Η/Υ & Πληροφορικής | el |
| heal.academicPublisherID | uoi | |
| heal.access | free | |
| heal.advisorName | Τσιατούχας, Γεώργιος | el |
| heal.bibliographicCitation | Βιβλιογραφία: σ. 104 - 108 | el |
| heal.committeeMemberName | - | |
| heal.fullTextAvailability | true | |
| heal.identifier.secondary | Μ.Ε. ΧΑΛ 2010 | |
| heal.language | el | |
| heal.numberOfPages | 109 σ. | |
| heal.publicationDate | 2010 | |
| heal.recordProvider | Πανεπιστήμιο Ιωαννίνων. Σχολή Θετικών Επιστημών. Τμήμα Μηχανικών Η/Υ & Πληροφορικής | el |
| heal.type | masterThesis | |
| heal.type.el | Μεταπτυχιακή εργασία | el |
| heal.type.en | Master thesis | en |