Υλοποίηση και αξιολόγηση μηχανισμού μοναδικής αναγνώρισης.
Loading...
Date
Authors
Μπασούνας, Διονύσιος
Journal Title
Journal ISSN
Volume Title
Publisher
Τ.Ε.Ι. Ηπείρου, Σχολή Τεχνολογικών Εφαρμογών, Τμήμα Μηχανικών Πληροφορικής Τ.Ε.
Abstract
Type
Type of the conference item
Journal type
Educational material type
Conference Name
Journal name
Book name
Book series
Book edition
Alternative title / Subtitle
Description
Η παρούσα πτυχιακή εργασία στοχεύει στη σχεδίαση και υλοποίηση σε υλικό (hardware) ενός μηχανισμού μοναδικής αναγνώρισης τσιπ FPGA. Ο παραπάνω μηχανισμός πιστοποιεί ένα τσιπ FPGA και το καθιστά αξιόπιστο για χρήση σε ιδιωτικές αλλά και ευαίσθητες εφαρμογές. Η λειτουργία του μηχανισμού βασίζεται στη θεωρία των φυσικών μη κλωνοποιήσιμων συναρτήσεων (ΦΜΚΣ – Physical Unclonable Functions (PUF)). Οι ΦΜΚΣ επιτρέπουν τη δημιουργία ενός μοναδικού ψηφιακού αποτυπώματος για κάθε συσκευή, μέσω της εργαλειοποίησης των μοναδικών φυσικών χαρακτηριστικών της, που οφείλονται στις ατέλειες της κατασκευαστικής διαδικασίας.
Στο πλαίσιο της πτυχιακής μελετήθηκαν ΦΜΚΣ που ανήκουν σε δυο κατηγορίες, τις βασισμένες στην καθυστέρηση (Delay-based PUFs) και τις βασισμένες στη μνήμη (Memory-based PUF). Για τη σχεδίαση και υλοποίηση του μηχανισμού μοναδικής αναγνώρισης επιλέχθηκε μια ΦΜΚΣ βασισμένη στην καθυστέρηση. Ως κύριο συστατικό μέρος του μηχανισμού επιλέχθηκαν οι ταλαντωτές δακτυλίου (Ring Oscillators). Με την βοήθεια του εργαλείου σχεδίασης Quartus ΙΙ της εταιρείας INTEL και του εργαλείου προσομοίωσης ModelSim της εταιρείας Siemens σχεδιάσαμε, συνθέσαμε, προσομοιώσαμε και πρωτοτυποποιήσαμε τον μηχανισμό ενδιαφέροντος σe τσιπ FPGA Cyclone IV μιας πλατφόρμας δοκιμής DE2. Το τελικό αποτέλεσμα είναι η παραγωγή μιας ψηφιακής υπογραφής της συσκευής, βασισμένη σε διάνυσμα εισόδου της επιλογής μας.
The present thesis aims at the design and implementation in hardware of a unique FPGA chip recognition mechanism. The above mechanism certifies an FPGA chip and makes it reliable for use in both private and sensitive applications. The operation of the mechanism is based on the theory of Physical Unclonable Functions (PUF). FMCs allow the creation of a unique digital footprint for each device, through the instrumentation of its unique physical characteristics, due to the imperfections of the manufacturing process. In the context of the dissertation, FMSs belonging to two categories were studied, the Delay-based PUFs and the Memory-based PUFs. A delay-based FMS was selected for the design and implementation of the unique recognition mechanism. Ring Oscillators were chosen as the main component of the mechanism. With the help of INTEL Quartus II design tool and Siemens ModelSim simulation tool we designed, synthesized, simulated and prototyped the FPGA Cyclone IV chip of interest of a DE2 test platform. The end result is the production of a digital signature of the device, based on an input vector of our choice.
The present thesis aims at the design and implementation in hardware of a unique FPGA chip recognition mechanism. The above mechanism certifies an FPGA chip and makes it reliable for use in both private and sensitive applications. The operation of the mechanism is based on the theory of Physical Unclonable Functions (PUF). FMCs allow the creation of a unique digital footprint for each device, through the instrumentation of its unique physical characteristics, due to the imperfections of the manufacturing process. In the context of the dissertation, FMSs belonging to two categories were studied, the Delay-based PUFs and the Memory-based PUFs. A delay-based FMS was selected for the design and implementation of the unique recognition mechanism. Ring Oscillators were chosen as the main component of the mechanism. With the help of INTEL Quartus II design tool and Siemens ModelSim simulation tool we designed, synthesized, simulated and prototyped the FPGA Cyclone IV chip of interest of a DE2 test platform. The end result is the production of a digital signature of the device, based on an input vector of our choice.
Description
Keywords
Τσιπ FPGA, FPGA Cyclone IV, Delay-based PUFs, Memory-based PUF, Ring Oscillators, Εταιρεία INTEL
Subject classification
Μηχανισμός αναγνώρισης
Citation
Link
Πτυχιακή Εργασία
Language
el
Publishing department/division
Τ.Ε.Ι. Ηπείρου, Σχολή Τεχνολογικών Εφαρμογών, Τμήμα Μηχανικών Πληροφορικής Τ.Ε.
Advisor name
Βαρτζιώτης, Φώτιος
Examining committee
Γιαννακέας, Νικόλαος
Δουμένης, Γρηγόριος
Δουμένης, Γρηγόριος
General Description / Additional Comments
Institution and School/Department of submitter
Τ.Ε.Ι. Ηπείρου
Table of contents
Sponsor
Bibliographic citation
Μπασούνας, Δ., 2022. Υλοποίηση και αξιολόγηση μηχανισμού μοναδικής αναγνώρισης. Πτυχιακή εργασία. Άρτα: Τ.Ε.Ι. Ηπείρου. Σχολή Τεχνολογικών Εφαρμογών. Τμήμα Μηχανικών Πληροφορικής Τ.Ε.
Name(s) of contributor(s)
Number of Pages
79
Course details
Endorsement
Review
Supplemented By
Referenced By
Creative Commons license
Except where otherwised noted, this item's license is described as Αναφορά Δημιουργού-Μη Εμπορική Χρήση-Όχι Παράγωγα Έργα 3.0 Ελλάδα