Ανάπτυξη μηχανής πεπερασμένου καταστάσεων και αριθμητικής λογικής μονάδας σε γλώσσα VHDL

Φόρτωση...
Μικρογραφία εικόνας

Ημερομηνία

Συγγραφείς

Σιαμλίδης, Ηλίας
Κανελλόπουλος, Αθανάσιος

Τίτλος Εφημερίδας

Περιοδικό ISSN

Τίτλος τόμου

Εκδότης

Τ.Ε.Ι. Ηπείρου, Σχολή Τεχνολογικών Εφαρμογών, Τμήμα Μηχανικών Πληροφορικής Τ.Ε.

Περίληψη

Τύπος

Είδος δημοσίευσης σε συνέδριο

Είδος περιοδικού

Είδος εκπαιδευτικού υλικού

Όνομα συνεδρίου

Όνομα περιοδικού

Όνομα βιβλίου

Σειρά βιβλίου

Έκδοση βιβλίου

Συμπληρωματικός/δευτερεύων τίτλος

Περιγραφή

Περιγραφή

Λέξεις-κλειδιά

VHDL

Θεματική κατηγορία

Γλώσσες προγραμματισμού, VHDL

Παραπομπή

Σύνδεσμος

Πτυχιακή εργασία

Γλώσσα

el

Εκδίδον τμήμα/τομέας

Τ.Ε.Ι. Ηπείρου, Σχολή Τεχνολογικών Εφαρμογών, Τμήμα Μηχανικών Πληροφορικής Τ.Ε.

Όνομα επιβλέποντος

Τζάλλας, Αλέξανδρος

Εξεταστική επιτροπή

Γενική Περιγραφή / Σχόλια

Ίδρυμα και Σχολή/Τμήμα του υποβάλλοντος

Τ.Ε.Ι. Ηπείρου

Πίνακας περιεχομένων

Χορηγός

Βιβλιογραφική αναφορά

Σιαμλίδης, Η., 2015, Ανάπτυξη μηχανής πεπερασμένων καταστάσεων και αριθμητικής λογικής μονάδας σε γλώσσα VHDL, Σχολή Τεχνολογικών Εφαρμογών, Τμήμα Μηχανικών Πληροφορικής Τ.Ε., ΤΕΙ Ηπείρου
Κανελλόπουλος,Α., 2015, Ανάπτυξη μηχανής πεπερασμένων καταστάσεων και αριθμητικής λογικής μονάδας σε γλώσσα VHDL, Σχολή Τεχνολογικών Εφαρμογών, Τμήμα Μηχανικών Πληροφορικής Τ.Ε., ΤΕΙ Ηπείρου

Ονόματα συντελεστών

Αριθμός σελίδων

53

Λεπτομέρειες μαθήματος

item.page.endorsement

item.page.review

item.page.supplemented

item.page.referenced