Δημιουργία - υλοποίηση επεξεργαστή
Φόρτωση...
Ημερομηνία
Συγγραφείς
Φουρτζής, Αναστάσιος
Τίτλος Εφημερίδας
Περιοδικό ISSN
Τίτλος τόμου
Εκδότης
Τμήμα Πληροφορικής και Τηλεπικοινωνιών
Περίληψη
Τύπος
Είδος δημοσίευσης σε συνέδριο
Είδος περιοδικού
Είδος εκπαιδευτικού υλικού
Όνομα συνεδρίου
Όνομα περιοδικού
Όνομα βιβλίου
Σειρά βιβλίου
Έκδοση βιβλίου
Συμπληρωματικός/δευτερεύων τίτλος
Περιγραφή
Η παρούσα πτυχιακή εργασία ενημερώνει σύντομα τον αναγνώστη για την ιστορία των επεξεργαστών και πραγματεύεται τη σχεδίαση και υλοποίηση ενός επεξεργαστή με χρήση της V.H.D.L. και του Quartus Prime. Ο επεξεργαστής, εκτελεί τέσσερις βασικές λειτουργίες: mv (move), mvt (move top), add (addition) και sub (subtract). Η αρχιτεκτονική του στηρίζεται στη μηχανή πεπερασμένων καταστάσεων (F.S.M.), η οποία διαχειρίζεται τα χρονικά βήματα εκτέλεσης των εντολών μέσω καταστάσεων T0 έως T3. Στο πρώτο στάδιο, ο επεξεργαστής σχεδιάστηκε με καταχωρητές, πολυπλέκτες και μια A.L.U. για την εκτέλεση αριθμητικών πράξεων. Η ορθή λειτουργία ελέγχθηκε μέσω testbench στο περιβάλλον ModelSim, επιβεβαιώνοντας τη σωστή ροή δεδομένων και ελέγχου, με σήματα όπως τα Clock, Resetn, Run και Done. Στο δεύτερο στάδιο, προστέθηκε μία μνήμη ROM 32x16 bit με program counter (PC) για ακολουθιακή ανάγνωση εντολών με όνομα inst_mem.mif. Η επικοινωνία της μνήμης με τον επεξεργαστή εξασφάλισε τη συνεχή ροή εκτέλεσης των εντολών με συγχρονισμό ρολογιού. Η εργασία, αποδεικνύει τη σημασία των F.S.M., ALU, πολυπλεκτών και της μνήμης στη λειτουργία ενός απλού επεξεργαστή καθώς και έχει στόχο την κατανόηση τέτοιων θεμάτων και από τον κοινό αναγνώστη. Η ορθή λειτουργία επιβεβαιώθηκε με επιτυχημένα αποτελέσματα προσομοίωσης στο ModelSim, ανταποκρινόμενη πλήρως στις απαιτήσεις της σχεδίασης και των εντολών όσον αφορά το κομμάτι της υλοποίησης.
The present thesis informs the reader briefly about the story of Processors and deals with the design and implementation of a processor using V.H.D.L. and Quartus Prime. The processor, in this instance performs four basic operations: mv (move), mvt (move top), add (addition), and sub (subtract). Its architecture is based on a finite state machine (F.S.M.), which manages the execution timing of instructions through states T0 to T3. In the first stage, the processor was designed with registers, multiplexers, and an A.L.U. for performing arithmetic operations. The correct operation was verified using a testbench in the ModelSim environment, confirming the proper flow of data and control signals such as Clock, Resetn, Run, and Done. In the second stage, a 32x16-bit ROM memory was added, along with a program counter (PC), for sequential reading of instructions from an inst_mem.mif file. The communication between the memory and the processor ensured the continuous flow of instruction execution synchronized with the clock. The thesis demonstrates the importance of an F.S.M., ALU, multiplexers and memory in the operation of a simple processor, while also aiming to provide an understanding of such topics to the average reader. The correct functionality was confirmed with successful simulation results in ModelSim, fully meeting the design and instruction requirements.
The present thesis informs the reader briefly about the story of Processors and deals with the design and implementation of a processor using V.H.D.L. and Quartus Prime. The processor, in this instance performs four basic operations: mv (move), mvt (move top), add (addition), and sub (subtract). Its architecture is based on a finite state machine (F.S.M.), which manages the execution timing of instructions through states T0 to T3. In the first stage, the processor was designed with registers, multiplexers, and an A.L.U. for performing arithmetic operations. The correct operation was verified using a testbench in the ModelSim environment, confirming the proper flow of data and control signals such as Clock, Resetn, Run, and Done. In the second stage, a 32x16-bit ROM memory was added, along with a program counter (PC), for sequential reading of instructions from an inst_mem.mif file. The communication between the memory and the processor ensured the continuous flow of instruction execution synchronized with the clock. The thesis demonstrates the importance of an F.S.M., ALU, multiplexers and memory in the operation of a simple processor, while also aiming to provide an understanding of such topics to the average reader. The correct functionality was confirmed with successful simulation results in ModelSim, fully meeting the design and instruction requirements.
Περιγραφή
Λέξεις-κλειδιά
Επεξεργαστής, V.H.D.L.
Θεματική κατηγορία
Επεξεργαστές - Δημιουργία και Υλοποίηση
Παραπομπή
Σύνδεσμος
Γλώσσα
el
Εκδίδον τμήμα/τομέας
Τμήμα Πληροφορικής και Τηλεπικοινωνιών
Όνομα επιβλέποντος
Βαρτζιώτης, Φώτιος
Εξεταστική επιτροπή
Δουμένης, Γρηγόριος
Στεργίου, Ελευθέριος
Στεργίου, Ελευθέριος
Γενική Περιγραφή / Σχόλια
Ίδρυμα και Σχολή/Τμήμα του υποβάλλοντος
Πανεπιστήμιο Ιωαννίνων. Σχολή Πληροφορικής και Τηλεπικοινωνιών. Τμήμα Πληροφορικής και Τηλεπικοινωνιών
Πίνακας περιεχομένων
Χορηγός
Βιβλιογραφική αναφορά
Ονόματα συντελεστών
Αριθμός σελίδων
96 σ.
Λεπτομέρειες μαθήματος
item.page.endorsement
item.page.review
item.page.supplemented
item.page.referenced
Άδεια Creative Commons
Άδεια χρήσης της εγγραφής: Attribution-NonCommercial-NoDerivs 3.0 United States